搜索资源列表
1_TO_4
- 大型risc处理器设计源代码,这是书中的代码 基于流水线的risc cpu设计-large risc processor design source code, which is based on the code book pipelined design of the risc cpu
loongson
- 龙芯2E处理器用户手册 中国科学院计算技术研究所 意法半导体公司 2006年 9 月 龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指 令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件 中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原 来的顺序，以保证精确中断和访存顺序执行。 -Godson 2E processor user manual CAS Institute of Comp
~CDDBNY834200PDF
- 探讨RISC32处理器设计中三个关键问题包括多媒体指令集扩展设计、流水线微结构优化设计以及使RISC32成为一个真正IP核的其他相关设计问题-explore RISC32 processor design three key issues, including the expansion of multimedia instruction set design, pipelined micro-structural optimization design and make RISC32 beco
DM642asm_c
- 一个TIDM642DSP处理器测试程序，分别用C和ASM编写，ASM分别用10~6个循环实现，适宜学习流水线编程手段和熟悉汇编命令-a TIDM642DSP processor test procedures were used to prepare C and ASM. ASM respectively 10 ~ 6 cycling and appropriate learning tools and programming pipeline familiar with the compila
djdcf
- 在3D图像处理等对运算要求高的领域，高效除法器已成为处理器内必不可少的部件。在分析除法器设计的泰勒级数展开算法基础上，提出了一种新的除法器设计算法。在满足同样精度的情况下，所实现的三级流水线的除法器，与基于泰勒级数展开算法的除法器相比，面积更小，速度更快。
loongson
- 龙芯处理器主要包括三个系列。龙芯1号处理器及其IP系列主要面向嵌入式应用，龙芯2号超标量处理器及其IP系列主要面向桌面应用，龙芯3号多核处理器系列主要面向服务器和高性能机应用。根据应用的需要，其中部分龙芯2号也可以面向部分高端嵌入式应用，部分低端龙芯3号也可以面向部分桌面应用。以后上述三个系列将并行地发展。 龙芯系列处理器通过充分开发指令级并行性、数据级并行性、以及线程级并行性来提高性能。其中龙芯1号系列微处理器实现了带有静态分支预测和阻塞Cache的单发射的乱序执行流水线；龙芯2号系列微处
一种流水线控制结构处理器的实现
- A fast control cell processor (CCP) has been designed and implemented in order to process control cells as they enter the module. This fast CCP is capable of receiving back-to-back control cells, process- ing them, and sending them out in back-to-b
dlx_verilog.rar
- 这是我个人写的DLX处理器流水线的Verilog代码，在ModelSim中仿真通过，并且在ISE中能综合！即可以下载到FPGA中运行指令，指令可以根据需要定义，也可和相应的编译器配合使用，这里给学习流水线和Verilog的朋友共享。,This is my personal wrote DLX pipeline processor Verilog code, adopted in the ModelSim simulation and can be integrated in the ISE! T
riscpu
- 一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.-a 32 Microprocessor verilog achieve pulse generation sources, used five lines and cache technology.
verilog_risc
- RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前 对这16个数进行排序，从大到小放置在18到33的位置 求出前16个数的平均数，放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。 因为采用16位指令，有扩充的余地。-RISC
mipscpudesign
- cpu设计实例mips。MIPSI指令集32位CPU （1）MiniCore设计实例全32位操作，32个32位通用寄存器，所有指令和地址全为32位 （2）静态流水线（3～5级） （3）Forwarding技术 （4）片内L1 Cache，指令、数据各4KByte，硬件初始化 （5）没有TLB，但系统控制协处理器（CP0）具有除页面映射外的全部功能 -cpu design example mips. MIPSI instruction set 32-bit CPU (1)
lunwen
- 潘明海 刘英哲 于维双 (论文) 中文摘要： 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法，简化了部分积符号扩展，使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计，并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。 -Pan Mingha
cpudesheji
- CPUname是RISC处理器，采用普林斯顿体系结构，CPU与数据存储器间的通信使用Load/Store指令实现，数据存储采取统一的32位字长格式，32位定长指令，地址指令格式。使用专用数据通路结构，四级流水线，分为取指及译码，取数，运算，回写四步，拥有相关专用通路以解决数据相关问题,对跳转指令应用分支预测技术，使其不影响流水。-CPUname is a RISC processor, using the Princeton architecture, CPU and data memory,
My_RASrm
- 流水线处理器的Verilog代码，结构简单，基本功能-the pipeline processor，code in Verilog
Archlab.pdf
- CSAPP体系结构实验文档，通过hcl设计优化流水线处理器，令人受益匪浅-CSAPP handout
MIPS789
- 一个32位的5 级流水线处理器。在构架这个处理器的结构过程中是按照MIPS指令进行各个流水段的功能划分，并且在处理各种相关的时候参照了手头上的一个GCC_MIPS的C 语言编译器，因此支持MIPS 1指令系统。编译器的支持使这个核心有了实用价值，这个核心可以应用于各种嵌入式系统设计，代替常规的单片机实现片上系统，还可以在一个芯片里加入多个内核并且灵活的总线连接实现多处理器设计。-A 32-bit pipelined processor 5. In the framework of this pr
Lab
- 硬件编程实现处理器。包括ALU、编译器、单周期处理器、流水线处理器等多个部分。-Processor by VDHL
北航MIPS多周期
- 多周期流水线处理器的verilog实现。(The Verilog implementation of a multi cycle pipelined processor.)
龙芯1号处理器结构设计
- 首先介绍了龙芯处理器的研制背景及其技术路线.分析了龙芯处理器坚持高性能定位、稳扎稳打的设计 策略以及兼容主流处理器的原因, 并指出在目前达到与国外相同主频的客观条件不具备的情况下, 应走通过优化 处理器结构来提高性能的道路, 并以处理器结构技术的突破为根本.然后介绍了龙芯 1 号处理器的体系结构设计, 包括基于操作队列复用的动态流水线设计、在乱序执行的情况下实现精确例外处理、取指与转移控制结构、存储管 理以及针对缓冲区溢出攻击的系统安全设计等等.测试表明龙芯 1 号处理器的指令流水线效率
计组project1_riscv-simulator
- 在这个项目中，您将熟悉汇编程序的工作方式以及RISC-V指令集的实现方式。 通过这个项目，您应该学习实现处理器的原理和技术。 您的任务是为小型RISC-V指令集建模汇编器和非流水线处理器。(In this project, you will be familiar with how the assembler work and how the RISC-V instruction set is implemented. Through this project, you should learn